设计人员可迅速判断赛灵思 28nm 7 系列 FPGA 的低功耗优势
赛灵思杰出工程师及功耗大师 Matt Klein 表示:“我们所有细分市场上的电子系统厂商都希望能够降低当前的功耗预算或者是在同等功耗水平下获得更高的系统性能。通过为最流行的智能电话平台提供功耗估算器,就可以帮助那些忙碌且习惯于使用 iPhone 获取信息的设计人员更加方便地进行功耗估算,从而能够进一步提高他们的设计工作效率。
PPE 应用程序也适用于 iPad ,用户可以通过简单易用的图形用户界面 (GUI) 快速输入各种资源需求,例如 SerDes 使用情况、DSP、存储器、逻辑容量等。得益于代工合作伙伴 TSMC 的 HPL(高性能低功耗)工艺技术,赛灵思 7 系列 FPGA 与上一代 40nm FPGA 相比,平均功耗可降低约 50%。为总体功耗降低做出贡献的因素包括:静态功耗(最坏条件下)最大可降低 65%,动态功耗降低 25%,I/O 功耗降低 30%,收发器功耗降低 60%。 PPE 应用程序将所有这些可能影响总功耗的因素都列入考虑范围,让设计人员能够轻松地对各功能模块的功耗情况进行更精确的估算,并可将评估结果与其它赛灵思器件或竞争器件做比较。PPE 还附有应用参考实例,设计人员可以在参考实例的基础上定制出自己的规格。PPE 的第一个版本提供了针对有线和无线通信领域的设计实例,将来的版本还将增加其它领域的实例,并可为其它智能手机平台提供支持。
7 系列的低功耗优势
28nm HPL 技术可以避免 28nm HP 工艺中嵌入式 SiGe 工艺存在的良率和漏电流问题,并可提供一种成本更低的工艺解决方案。HPL 工艺使 7 系列具备更大的设计裕量,具有更大的电压适应范围,这样设计人员就可以在更宽的范围内选择运行电压值,从而实现灵活的功耗/性能策略。由此,赛灵思能够为每种 7 系列器件提供全新的低功耗
在功耗优化设计工具方面,赛灵思针对 FPGA 推出了首款自动高精度时钟门控解决方案,能够将动态功耗降低多达 30%。这种自动化功能与标准 FPGA 设计流程的布局和走线部分连接在一起,采用一套创新型算法对设计的各个部分进行分析,并创建精细的时钟门或逻辑门控信号,以消除多余的开关活动所产生的功耗。这种智能时钟门控的节能优势可以通过功耗优化选项在 PPE 应用程序中轻松实现。另外,对最坏情况下的功耗情况进行估算也很重要。为此,赛灵思 PPE 应用程序经设计,能够估算最坏条件下的总功耗,从而为相应的设计情景提供合理和实际的评估结果。
供货情况
赛灵思 PPE 移动应用是免费的,目前由苹果应用商店提供。年内晚些时候将提供用于Android 平台和其它智能电话平台的 PPE 版本。如需深入了解赛灵思的低功耗优势,敬请访问 http://www.xilinx.com/cn/power,链接到 PPE 应用程序并观看 YouTube 视频。
关于赛灵思 (Xilinx) 公司
赛灵思公司(Xilinx, Inc. (NASDAQ: XLNX))是全球可编程平台领导厂商。了解更多赛灵思公司信息,请访问公司中文网站 http://www.xilinx.com/cn。
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了
@2003-2020 中国电子顶级开发网