当今的多业务光网络要求收发器必须能够适应广泛的输入数据速率。高速串行I/O 具有内在的数据速率处理下限，可以防止轻易连接到低速客户信号。Paolo Novellini 与Giovanni Guasti 在本应用指 南中介绍的非整数数据恢复单元(NI-DRU) 由查找表(LUT) 和触发器组成，特别适用于Virtex-5 LXT、SXT、TXT 与FXT 平台中的RocketIO™ GTP 与GTX 收发器。NI-DRU 可以让数据速率下限降低到0 Mbps，同时把上限提高到1250 Mbps，从而使嵌入式高速收发器成为真正多速率串行接口的理想解决方案。
NI-DRU 的操作设置（数据速率、抖动带宽、输入ppm 范围和抖动峰值）可以动态编程，从而无需进行比特流重新加载或局部重新配置。基于同步外部参考时钟运行时，NI-DRU 支持小数过采样率。因此只需要一个BUFG，并且与所设置的通道数量无关，即使所有通道都采用不同数据速率也无妨。
鉴于参考时钟与输入数据速率之间缺乏关联，因此两个可选桶式移位器能够简化NI-DRU 与外部FIFO 或任何所需解码器之间的连接。第一个桶式移位器具有10 位输出，其可以轻松连接到8b10b 或4b5b 解码器（均不包含在随附的参考设计内）。第二个桶式移位器具有16 位输出，特别适用于8 位协议，如：Sonet/SDH。用户还可以设计其它桶式移位器
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设，提供了一些典型的工程实例，帮助读者从FPGA基础知识、逻辑设计概念
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富，课程中尤其强调在设计过程中对“时序”和“逻辑”的把控，以及硬件描述语言与硬件电路相对应的“
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程，都分别使用什么工具，以及其中每个流程都分别做了
@2003-2020 中国电子顶级开发网
