你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

赛灵思Virtex®-6 FPGA助力Synopsys将HAPS纠错可见度提升100倍!

发布者:jackzhang 时间:2012-05-09 11:28:44

全新HAPS Deep Trace Debug显著增加了基于FPGA的原型中的信号追踪容量

-新的Synopsys HAPS硬件与Identify软件相结合,确保了基于FPGA的原型中更大的内部信号可见度,以加速SoC设计纠错
-新版本为信号追踪提供了多出近100倍的存储容量,同时采样速率高达60MHz
-对FPGA存储器资源的使用被大幅度降低,以更好地适用于复杂SoC原型验证项目
新思科技公司(Synopsys, Inc., 纳斯达克股票市场代码:SNPS)日前宣布:为其HAPS®基于FPGA原型系统的用户推出新版的Deep Trace Debug深度追踪纠错软件。借助HAPS Deep Trace Debug,原型工程师可利用比传统FPGA片上逻辑纠错器所用的存储器高出将近100倍的信号存储容量。新的深度追踪纠错功能同时增强了容量和故障隔离性能,同时释放片上FPGA存储器来满足验证复杂的系统级芯片(SoC)设计之需求。

“Qualcomm Atheros公司的Wi-Fi/Bluetooth组合产品使用了领先的Wi-Fi标准,以实现每秒千兆比特的吞吐量,这需要如Synopsys HAPS系统所提供的先进硬件及软件验证技术,” Qualcomm Atheros公司工程总监Manoj Unnikrishnan说道。“我们传统的方法需要多次运行并进行反复试错。HAPS Deep Trace Debug所提供的高容量采样存储使我们能够快速找出错误并加速整个系统的验证。此外,HAPS Deep Trace Debug可以帮助我们提高状态机覆盖、原型机覆盖以及测试模式的生成。”

为确保高速接口设计的正确功能,在几毫秒内通常需要获得几十个采样点。传统上,设计师不得不做出选择:以消耗大量的FPGA存储资源来捕获冗长的信号追踪历史记录,还是丢失信号追踪历史记录的细节可见度来节省FPGA存储资源。通过将Synopsys® Identify®智能集成电路仿真器(IICE™)与一个HAPS Deep Trace Debug SRAM子板配对,HAPS Deep Trace Debug允许许多独特的带有复杂触发条件的信号探点可被记录,并且在系统执行时存储大量状态历史记录来提供更深的记录。SRAM子板也可释放FPGA片上RAM,使其用于为SoC设计的存储模块提供原型。
“GSI技术NBTSRAM被设计到HAPS Deep Trace Debug SRAM的子板之上,这在SoC原型的性能高度优先时,使设计师能够最充分利用HAPS的互连总线带宽,” GSI科技市场营销兼应用工程副总裁David Chapman说道。“我们的SRAM器件同时提供了流水线和直通式操作,以便为SoC原型工程师在快速读取存储器的响应与最大时钟频率之间进行选择提供了灵活性。GSI NBT SRAM系列与新思科技的Deep Trace Debug功能相结合,确保了工程师将他们的HAPS系统用于SoC存储的IP主控制或者作为一个扩展的调试追踪缓冲器。”

“随着各种SoC硬件与软件的复杂性不断提高,设计师们需要先进的纠错工具来提升其系统验证流程的稳健性,并支持早期的软件开发,”新思科技IP与系统事业部市场副总裁John Koeter说道。“HAPS Deep Trace Debug通过确保原型工程师能够去捕获冗长的信号追踪历史记录来识别设计错误的根本原因,因而代表了复杂SoC的纠错产出率的重大提高。”

供货与资源

新思科技的Identify RTL debugger软件和HAPS Deep Trace Debug SRAM子板现在都已经支持HAPS Deep Trace Debug。更多信息,请访问: http://www.synopsys.com/HAPS

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了