你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

赛灵思推出Vivado设计套件WebPACK版本

发布者:jackzhang 时间:2012-12-21 11:11:53

赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX) )今天宣布推出Vivado™设计套件的WebPACK版本,使设计人员能够立即免费获得业界首款SoC级的设计环境的器件专用版。WebPACK版本随Vivado设计套件2012.4版的发布而推出,可提供与Vivado设计套件设计版本相同的以IP和系统为中心的设计流程,集成和实现速度比其它可选方案快4倍之多。

赛灵思公司设计方法高级市场总监Tom Feist指出:“实践证明,我们历经数年推出的赛灵思Vivado设计套件的WebPACK版,倍受设计团队和大学研究机构的青睐,每季度下载量超过2万余次。借助Vivado设计套件2012.4版的推出,我们可为这些全球的客户和教育机构带来生产力更高的Vivado设计套件。”

供货情况

Vivado设计套件WebPACK版是一款可供免费下载的工具,支持Artix™-7100T和200T以及Kintex™-770T和160T器件。质保期内的ISE 设计套件逻辑版本和嵌入式版本用户可免费获得Vivado设计套件设计版本;而ISE设计套件DSP版本和系统版本用户则可免费获得带有Vivado 高层次综合(Vivado HLS)功能的Vivado设计套件系统版本。

如需下载最新版ISE设计套件和Vivado设计套件,敬请访问:www.xilinx.com/cn。客户现在也能注册观看Vivado设计套件在线培训,充分发挥基于Vivado设计套件的目标参考设计的作用,快速启动新的设计工作。

公司信息: Xilinx-赛灵思

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了