基于FPGA多核架构组成大规模容错并行处理器IP子系统核心

作者：Steve Leibson, 赛灵思战略营销与业务规划总监

Recore Systems近期发布了基于 Xentium VLIW DSP 核心和混合片上网络（ NOC） / AMBA AHB互连的容错多核处理器子系统，该处理器内的DSP子系统内的处理器通过专用NoC和子系统互相连接，整个系统看起来像一个挂了ARM AMBA AHB外围模块的主用通用处理器（GPP）。这些处理器使用信息传递方式来传输结果并实现同步。

Recore商用多核处理器子系统是基于Recore Systems——一种可靠数据处理器的功能原型。该数据处理器是由Recore Systems与荷兰的ESA-ESTEC（欧洲航天研究和技术中心）联合开发的针对空间任务的系统。 Recore的原型多核处理器子系统可经受由软件和硬件级辐射引起的数据错误。该设计把自修复芯片的理念和现有经过验证的空间组件结合起来。基于FPGA的 MPPB （大规模并行处理器设计工程系统）原型综合可重构系统芯片和NoC理念，可打造可靠的多内核DSP系统，它可以重构系统以应对如因辐射引起的故障和缺陷。

以下为连接至Recore商业DSP子系统框图：

该子系统设计支持多达四个Xentium处理器内核，该设计是基于Xilinx Virtex - 6 FPGA开发板进行实现的。

Recore的设计目标是利用其IP子系统设计太空和医疗应用中的容错系统。多核心处理器子系统IP自带一个软件开发环境、一个多核功能模拟器和专用库。

原文链接： http://forums.xilinx.com/t5/Xcell-Daily-Blog/FPGA-based-many-core-archit...