你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

《基于网络编码的多信源组播通信系统》DEMO视频

发布者:jackzhang 时间:2010-08-09 20:50:28


视频: 1

   本视频是北京大学深圳研究生院09 OpenHardware参赛项目——《基于网络编码的多信源组播通信系统》的现场DEMO视频。本项目成员李亦宁、张明龙、尘福星,以及指导老师李挥、武丹,均来自北京大学深圳研究生院先进网络技术实验室。
        网络编码在信息论和通信系统产生的深远的影响使它在现实中的应用已成为当今通信领域内的研究重点。 本项目旨在应用搭载Xinlinx V2 Pro VP50 FPGA的 NetFPGA开发板实现基于硬件逻辑的随机网络编码及解码,并通过 NCP 协议组成如右图的拓扑网络,构建一个多信源网络编码通信系统。系统共使用 10块 NetFPGA开发板搭建络,并使用 IXIA网络流量测试仪测试其性能。
       系统中有三种类型的节点,以硬件逻辑分别实现基于网络层的编码、转发和解码功能。编码节点采用随机线性网络编码(RLNC)对来自不同信源的流进行编码,编码系数选自 GF(8)。解码节点采用简化的高斯消元法恢复原始流。由于硬件逻辑的高效性和可靠性,本系统可以实现最高 1Gbps 的端口速率,并使网络多播速率逼近极限容量。为支持基于网络编码的通信,在原网络层和传输层之间增加 NCP(Network Coding Protocol)层。NCP 包头记录了编码系数、信源号、序号等编码相关的信息。
        本系统编码节点采用并行设计,可同时处理两条流,并采用硬件伪随机数实现随机线性编码。解码节点采用 CAM 硬件查找 SRAM,两级缓存输出实现快速解码。MAC 层设计参考斯坦福大学 IPv4 Reference Router,并兼容 NetFPGA Reference Design 提供的软件功能。本系统编写 Verilog HDL 代码共约 12000 行(不包括MAC 层),三种节点占用 FPGA 资源情况分别为:编码节点59%、转发节点40%、解码节点 75%。

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了