你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

3D Plus模块将Spartan-6 FPGA, 移动DDR SDRAM和NOR Flash放入19x19x3.9mm的封装

发布者:jackzhang 时间:2014-09-27 20:12:48

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

3D Plus Fusio-II封装使用3D堆在19x19x3.9mm封装中放置4个模块——一块赛灵思Spartan-6 XQ6SLX150T FPGA,两块移动DDR(mDDR)SDRAM和NOR FLASH器件——还有167旁路电容,过滤10个电源。该模块有比它采用的Spartan-6 FPGA更小的pcb印制板­——361mm2比937mm2。这是封装器件的一张图:

封装内连接数量也较少,因为一些FPGA的I/O bank用来连接模块上的内存模具。这里是一张模块的方块图:

该模块使用3D Plus’ WDoD(Wire-free Die on Die)技术,使用侧壁金属化来互联堆积的模具。根据3D Plus,WDoD方法不使用内插器。与丝焊技术相比,3D Plus’ WDoD互联电容更小,电感略大(见“Stacking of Known Good Rebuilt Wafers for High speed Memory and Systems in Package”.)。

Fusio-II模块目前有货,商用的温度范围为0-70°C,工业用的温度范围为-40°C/ +85°C

原文链接:
http://forums.xilinx.com/t5/Xcell-Daily-Blog/3D-Plus-module-puts-Spartan...

© Copyright 2014 Xilinx Inc.
如需转载,请注明出处

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了