异步FIFO设计(非常详细,图文并茂,值得一看!)

热度91票  浏览2470次 【共0条评论】【我要评论 时间:2016年9月12日 20:56

(本文由EETOP论坛帖子编辑修改而来,原帖为word文档,可以点击阅读原文下载)

                          

一、概述

在大规模ASICFPGA设计中,多时钟系统往往是不可避免的,这样就产生了不同时钟域数据传输的问题,其中一个比较好的解决方案就是使用异步FIFO来作不同时钟域数据传输的缓冲区,这样既可以使相异时钟域数据传输的时序要求变得宽松,也提高了它们之间的传输效率。此文内容就是阐述异步FIFO的设计。


二、设计原理




....

点击链接查看全部:

http://www.toutiao.com/group/6329245604338450690/


对本篇资讯内容的质量打分:
当前平均分:0.12 (52次打分)
【已经有39人表态】
9票
感动
5票
路过
5票
高兴
5票
难过
5票
搞笑
3票
愤怒
3票
无聊
4票
同情
上一篇 下一篇
查看全部回复【已有0位网友发表了看法】