你的位置:EETOP 赛灵思(Xilinx) 社区 >> >> 全部 >> 详细内容

异步FIFO深度 计算模型以及详细推导

发布者:jackzhang 时间:2017-11-30 10:43:15

摘要:

当异步FIFO读写两端的through-put不同时(平均意义上,clk-domain-crossing,写快于读),会遇到FIFO depth的问题。即FIFO至少深度是多少时才能保证读写流畅不卡顿。尤其同时需要严格保证performancearea,并且缓冲FIFO/bufferchip中分布较为密集的架构,此问题会很关键甚至成为瓶颈。

当然,如果FIFOchip里不是critical pathgate count什么的在架构上也不关注,这问题实际上无关紧要,depth合理即可。比如通常的选取值为: D = write_burst_len X (Wclk/Rclk) 其中选择比D大且最接近D值的一个2^N数值即可, 或者直接把(Wclk/Rclk)向上取整,等等。

网上比较完备的一个问题模型为:

写时钟Wclk,  throughput 为平均BWclk写入A个数据

读时钟Rclkthroughput为平均YRclk读出X个数据

读写的burst_len同为 BST_LEN

FIFODEPTH


点击链接下载全文:

http://bbs.eetop.cn/thread-666298-1-1.html




最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了