异步FIFO深度 计算模型以及详细推导

热度161票  浏览1703次 【共0条评论】【我要评论 时间:2017年11月30日 10:43

摘要:

当异步FIFO读写两端的through-put不同时(平均意义上,clk-domain-crossing,写快于读),会遇到FIFO depth的问题。即FIFO至少深度是多少时才能保证读写流畅不卡顿。尤其同时需要严格保证performancearea,并且缓冲FIFO/bufferchip中分布较为密集的架构,此问题会很关键甚至成为瓶颈。

当然,如果FIFOchip里不是critical pathgate count什么的在架构上也不关注,这问题实际上无关紧要,depth合理即可。比如通常的选取值为: D = write_burst_len X (Wclk/Rclk) 其中选择比D大且最接近D值的一个2^N数值即可, 或者直接把(Wclk/Rclk)向上取整,等等。

网上比较完备的一个问题模型为:

写时钟Wclk,  throughput 为平均BWclk写入A个数据

读时钟Rclkthroughput为平均YRclk读出X个数据

读写的burst_len同为 BST_LEN

FIFODEPTH


点击链接下载全文:

http://bbs.eetop.cn/thread-666298-1-1.html




对本篇资讯内容的质量打分:
当前平均分:-0.82 (77次打分)
【已经有84人表态】
27票
感动
10票
路过
7票
高兴
7票
难过
8票
搞笑
10票
愤怒
8票
无聊
7票
同情
上一篇 下一篇
查看全部回复【已有0位网友发表了看法】