关于FPGA逻辑电路所需要的时钟周期数的计算

发布: 2017-1-11 18:37 | 作者: feiyangbaxia | 来源: EETOP 赛灵思(Xilinx) 社区

各路大神,本人目前初学FPGA,目前有个疑问,逻辑电路的运行所需要的时间如何计算。比如两个256位的数相加,那么加法所需要的时钟数如何计算?请各位大神指点或者推荐相关的书籍。谢谢
越远 (2017-1-12 19:56:01)
看你加法器是怎么实现的。
rainwerstone (2017-1-13 10:24:58)
如果使用IP核的话会有选择几个时钟周期完成的选项的
feiyangbaxia (2017-1-14 22:46:23)
回复 2# 越远 就直接用的语法里面的+,让软件自己去做的
feiyangbaxia (2017-1-14 22:47:26)
回复 3# rainwerstone IP核可以设置,但是如果是自己编写的逻辑电路该如何判断呢?
rainwerstone (2017-1-15 12:59:47)
回复 5# feiyangbaxia 何必这么执着
菜鸟要飞 (2017-1-15 15:22:59)
仿真一下,可以看到,很直观
越远 (2017-1-16 09:25:25)
回复 4# feiyangbaxia 这样子实现是一个时钟周期。

网络资源