CMOS corner lot的产生,以及与量产时variation的区别

发布: 2017-6-23 16:59 | 作者: kaiyuan | 来源: EETOP 赛灵思(Xilinx) 社区

一直很好奇一个问题:
例如试生产时,一般会回来所谓TT corner的芯片;然后也可以指定fab生产出corner chip。
那么为什么大批量生产时,芯片的variation就变的不可控了,各种corner都有可能?
难道试生产时的“TT” “SS” “FF”芯片多了一些monitor process,动态调整了工艺以得到所需的corner,量产时这一process被取消了?
goxdl (2017-6-27 21:01:52)
corner用来定process 的window,一般要求+/-3sigma,当然也有的产品window就很窄。
MP时condition定在TT,这是target,但是process会跑偏,跑到1FF或者1SS等等都有可能。process跑偏很常见,fab尽可能的控制在target上。
kaiyuan (2017-6-28 11:06:56)
回复 2# goxdl

这个可以理解.我的问题是为什么试量产(或者说第一批)的芯片能保证在TT附近?因为fab有特殊的控制吗?
midnightseraph (2017-6-29 17:07:44)
回复 3# kaiyuan
概率问题,一般第一次跑到TT的概率还是很大的,当然也有偏的,量大了什么都来了,概率不是骗人的
kaiyuan (2017-6-30 16:58:48)
回复 4# midnightseraph


谢谢回复。
冒昧问一下,这个是猜测呢?还是你知道的实际情况?

网络资源