首页
新闻
HLS培训视频
软件开发者专区
资料
文章
视频
活动
论坛
主站
xilinx官网
ASIC/FPGA/CPLD 设计(数字前端)
|
IC验证&测试
|
SOC设计专区
|
集成电路工艺(NEW)
|
脚本语言(script)学习交流(New!)
|
微处理器结构和设计
转至论坛
你的位置:
EETOP 赛灵思(Xilinx) 社区
>>
论坛
>>
讨论区
>>
查看帖子
高压MOS异常的原因
发布: 2017-6-28 15:08 | 作者:
yixiu0000
| 来源: EETOP 赛灵思(Xilinx) 社区
之前的高压工艺中的HVNMOS,GOX从220A降到150A,器件测试曲线异常,
高手帮忙看一下,哪里出了问题呢?
01.PNG
02.PNG
我也来说两句
查看全部回复
网络资源
最新发表
djqlyy
下面这个错误怎么解决?
rf_mw
请问根据幅度和相位,如何得到 IQ两
hxy110
非阻塞赋值
zwqed123
NVIDA(上海)soc design岗位怎么样
lailix
Verilog参数问题??
txwm8905
FPGA以后的应用范围是逐渐被ASIC/GP
simonhqz
VHDL 功耗仿真
jiannanc
求指导,verilog语言
haimo
验证时只想给部分rtl加specify,谢谢