

Xilinx FPGA 开发环境的配置

编写人：风子心 编写日期：2008-03-01

一、配置 Modelsim ISE 的 Xilinx 的仿真库

1、编译仿真库：

A、先将 Modelsim 安装目录 C:\Modeltech_6.2b 下面的 modelsim.ini 改成存档格式(取消只读模式)；

B、在 DOS 环境中，进入 Xilinx 的根目录，然后依次进入 bin，nt 目录；

C、运行 `compplib -s mti_se -f all -l all -o C:\Modeltech_6.2b\xilinx_libs`。


注意：需要根据你安装的 modelsim 目录更改 C:\Modeltech_6.2b

然后就 ok 了，就可以在 ISE 中启动 Modelsim 进行所有的仿真了。


2、如何在 Xilinx ISE 中使用 Modelsim ISE, Synplify 进行综合和仿真：

A、打开 Xilinx ISE，新建一个 Project；

①、在菜单 File 中选择“New Project”，弹出如下的对话框：




②、输入 Project 名称，并选择好 Project 保存的路径，然后下一步：




按照上边的参数进行设置（针对于 Spartan 3E 的开发板），然后单击下一步，进入


到后面的界面：




③、单击“New Source”按钮，并按照下面的设置来操作：



④、参照下面的参数，进行设置，然后一直选择默认选项，一直到完成。



最后生成的项目界面如下图所示：



B、输入代码，然后用 Synplify 综合：


①、参考代码：

```
entity Count is
    Port ( CLK      : in  STD_LOGIC;
          RESET    : in  STD_LOGIC;
          LOAD     : in  STD_LOGIC;
          DATA_IN : in  STD_LOGIC_VECTOR (3 downto 0);
          Qout     : out STD_LOGIC_VECTOR (3 downto 0));
end Count;
```

```
architecture Behavioral of Count is
    signal tmpCount : STD_LOGIC_VECTOR (3 downto 0);
begin
    process(CLK, RESET, LOAD)
    begin
        if RESET = '1' then
            tmpCount <= "0000";
        else
            if LOAD = '1' then
                tmpCount <= DATA_IN;
            elsif CLK'event and CLK = '1' then
                tmpCount <= tmpCount + 1;
            end if;
        end if;
    end process;

    Qout <= tmpCount;
end Behavioral;
```


②、双击 Processes 窗口里面的“Synthesize - Synplify”进行综合




③、在“Transcript”窗口中的可以看到综合的信息。

C、时序仿真：


①、从菜单“Project”中选择“New Source”。按照下图所示输入，然后选择下一步




②、在“Associate Source”选择需要进行时序仿真的 HDL 代码，然后选择下一步




③、在弹出的窗口“Initial Timing and Clock Wizard - Initialize Timing”中选择默认的配置




④、当出现如下的界面后，你就可以进行时序仿真了 ^_^




⑤、在 Sources 选择 Behavioral Simulation，在 Processes 的 ModelSim Simulator 中双击下面的任何一个都可以进行仿真。区别就是一个在 Xilinx ISE 中进行，一个则在 ModelSim 界面中。



⑥、下图是双击“Generate Expected Simulation Results”的效果



⑦、下面是双击“Simulate Behavioral Model”的结果



⑧、接下来大家就可以写代码，然后仿真实验了，^_^