本文在介绍了LabVIEW FPGA模块程序设计特点的基础上，结合DMA FIFO的工作原理，提出了一种设定FIFO深度的方法，解决了FIFO溢出、读空的问题，实现了数据的连续传输。实验结果表明该方法正确、可行，程序设计满足

看Xilinx的Datasheet会注意到Xilinx的FPGA没有PLL，其实DCM就是时间管理单元。 DCM概述 DCM内部是DLL(Delay Lock Loop结构,对时钟偏移量的调节是通过长的延时线形成的。DCM的参数里有一个PHASESHIFT（相移）,可以

　大多数电子产品由于包含一个或多个FPGA或DSP数字处理芯片而需要提供多个电源轨。在为这些数字IC供电时，有多种方案可以选择，也有许多潜在的陷阱需要避免。在“具有多个电压轨的FPGA和DSP应用的电源设计方法”一文

人脸检测是指对于给定的图像或视频，判断其中是否存在人脸，如果存在，则进一步确定人脸的个数、具体位置以及大小的过程[1]。 作为一个模式识别问题，人脸检验包含两个方面的内容，一是

尽管 FPGA 为嵌入式设计带来了强大的功能与灵活性，但额外的开发流程也给设计工作增加了新的复杂性和限制问题。整合传统的硬件-FPGA-软件设计流程并充分利用 FPGA 的可再编程功能是我

　　1 系统方案设计 　　设计的数字示波器系统主要使用了Xilinx系统的开发环境，并在此环境内部建立了AD采样控制模块、键盘控制模块、VGA显示模块等多个模块，从很大程度上减少了硬件电路的搭建，

　　载波同步是无线通信系统中一个重要的实际问题，是基带信号处理的关键技术。导致载波频率及相位不确定性的主要因素有：一是频率源的漂移会引起载波频率的漂移；二是电波传输的时延会产生载波相

　IP over SDH(PoS)技术是通过SDH提供的高速传输通道直接传送IP分组，它位于数据传输骨干网，使用点到点协议PPP将IP数据包映射到SDH帧上，按各次群相应的线速率进行连续传输，其网络主要由大容量的高端路由器经由

　　1 引言　　基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中，跨时钟域的情况经常不可避免。如果

　　随着 FPGA 在数字通信设计领域（蜂窝基站、卫星通信和雷达）的高性能信号处理电路中成为可行的选择,分析和调试工具必须包括能帮助您在最短时间内得到电路最佳性能的新技术。　　虽然现在已经有多种连接仿真与射

首次流片成功取决于整个系统硬件和相关软件的验证，有些公司提供的快速原型生成平台具有许多调试功能，但这些平台的价格非常高，因此最流行的做法是根据DUT和具体应用设计复合FPGA板，验证这些板的原理

AccelChip 公司（最近已被赛灵思公司收购）最近所做的一次调查显示，53% 的回答者认为浮点定点转换是在 FPGA" target="_blank">FPGA 上实现算法时最困难的地方（图 1）。 虽然 MATLAB