（本设计笔记配有视频演示，地址：http://xilinx.eetop.cn/viewnews-850） 前言：此次非常感谢EETOP和Avnet给我这次机会试用LX9 Microboard开发板，这次试用的过程还是很曲折的。当我第一次看到这个活动的时候

LX9试用笔记之基于AXI总线的自定义IP设计 前言：此次非常感谢EETOP和Avnet给我这次机会试用LX9 Microboard开发板，这次试用的过程还是很曲折的。当我第一次看到这个活动的时候，其实已经错过了第一阶段试用的时间

一：基本Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire，而寄存器可能综合成WIRE，锁存器和触发器。二：verilog语句结构到门级的映射1、连续性赋值：assign连续性赋值语句逻辑结构上就是将等式右边

设计一个FIFO是FPGA设计者遇到的最普遍的问题之一。本文着重介绍怎样设计FIFO——这是一个看似简单却很复杂的任务。一开始，要注意，FIFO通常用于时钟域的过渡，是双时钟设计。换句话说，设计工程要处理（work off

如何处理没有使用的IO管管脚，肯定很多设计过程师都在迷茫中。这个问题该如何呢？是悬空还是应该做其他处理，如果悬空，当设计管脚不够用必然会造成整个板卡的改版。如果去避免这个问题，这也是Xilinx ISE强大的地

下载ADEPT https://sites.google.com/site/adepthome/ADEPT可以导出CSV文件，然后直接复制并粘贴到Orcad Capture的元器件电子自动制表软件中，生成元器件的库。Orcad 10.5以及以后的版本才有新器件的自动制表生

基于LX9构建文件保密设备.pdf(897 KB) lx9试用其他文件.rar(582 KB)基于LX9构建文件保密系统 因工作较忙，调试时间不是很长，试用报告可能有不够详尽的地方，非常抱歉，也请多多包涵~。 本次试用主要是

转自：安富利FPGA资深现场应用工程师 北斗神猴（网名）初识可编程器件 那一年，我18岁，用肩膀抗着行李，来到南京邮电大学。 那一年，我19岁，趴在科技协会的黑黑的地下室，在昏暗的环境中，插着我的74系列在 神圣

收到Spartan 6 lx9这块板子，很是意外。因为在我的眼中，FPGA开发板是一个很大的东西，哪知道真有这种U盘式的开发板。说它是U盘式的开发板，是因为它能够像U盘一样，直接插入USB接口，就可进行FPGA设计了。 L