IP核（IP Core）Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便

问题顶层模块有一个50MHz时钟输入（使用testbench实现）；一个8位信号输出。有一个容量为90的8位RAM子模块，每个时钟上升沿，RAM根据8位地址线，输出对应的数据。顶层模块在每100个时钟周期里，前10个时钟周期信号

函数发生器的实现有2种方法 1 ： 采用外部DDS时钟 + sdram+da的方法实现，这样需要PC机下载波形点数到FPGA中，然后控制DDS产生需要的时钟，它的优点是实现简单，缺点是不能快速的产生波形，同时在低频的情况下

　　摘 要： 通过在MEMS信号处理电路中设计一个异步结构的FIFO，可以有效地降低系统对MEMS的频繁访问。设计一个具有多种工作模式的FIFO，可以满足一些特殊的姿态检测需求，更好地满足系统智能化操作需要。实现了

摘 要： 针对AXI4总线设备之间的高速数据传输需求，根据AXI4总线协议，设计实现了一种基于FPGA的AXI4总线读写时序控制方法。以FPGA为核心，采用VHDL语言，完成了满足AXI4总线协议的读猝发方式数据传输和写猝发方

作者：吴连慧，周建江，夏伟杰 南京航空航天大学 电子信息工程学院，南京 210016摘要: 为了解决视频图形显示系统中多个端口访问DDR3时出现的数据存储冲突问题，设计了一种基于FPGA的DDR3存储管理系统。DDR3存储

作者：谌普江,龚光华 1.清华大学 工程物理系，北京100084；2.清华大学 粒子技术与辐射成像教育部重点实验室；3.清华大学 飞思卡尔培训中心摘要: 介绍了精密时钟同步协议(PTP)的原理。本文精简了该协议，设

作者：杨晓安1，罗 杰2，包文博2 （1.珠海广播电视大学信息工程系，广东珠海519000；2.华中科技大学电子与信息工程系，湖北武汉 430074） 摘 要：为了对障碍物距离精确测量，基于最新Zedboard FPGA（现场

赛灵思SDAccel环境能在FPGA上提供类似CPU的开发与运行时间体验，减轻数据中心设计负担。 作者： Devadas Varma， 赛灵思公司SDAccel和Vivado高层次综合事业部高级工程总监。 Dvarma@xilinx.com Tom F

ADAS 和 V2X 连接的不断发展和部署正在为驾驶员辅助的进一步发展（具备预测智能的无人驾驶）铺平道路。 支持增强现实与手势识别功能的抬头显示器等最新 HMI 趋势正在快速改变驾驶员与汽车互动的方式。 Xilinx

Niklaus Wirth 教授（已退休）瑞士苏黎世瑞士联邦理工学院（Swiss Federal Institute of Technology）（ETH） wirth@inf.ethz.ch 赛灵思 Spartan-3开发板成为作者改进其软件教育用的Oberon 编程语言和编

贝尔实验室的研究人员展示了如何采用赛灵思FPGA、内核和MATLAB为RF DAC的快速评估创建一个灵活平台无线通信行业已经进入了一个全新的一体化时代；每个网络运营商都在寻求更紧凑、多频带基础架构解决方案。新兴射