Webinar – 您的 FPGA 设计有多可靠？内置高可靠性的提示和技巧 目前，高可靠性和高可用性电子系统的应用需求已远远超越了在传统军事和航空航天领域的应用范畴。正是需要这类特殊的设计技术，才能检测到此类故障，

Creonic 提供的 DVB-S2X 核现场演示 在本年度的 IBC 展示会上，Creonic 现场演示了在 Xilinx FPGA 上运行的 DVB-S2X 解调器和解码器内核。该内核提供了时序恢复、频率、相位偏移校正以及 LDPC 和 BCH 解码器功能。

DAVE 嵌入式系统应用指南：Bora AMP (Linux + FreeRTOS) 系统跟踪 (PDF) 此应用指南介绍了如何配置 TRACE32 调试器，从而在 Zynq SoC 的一个处理器内核中运行FreeRTOS 的同时，在 Zynq SoC 的另一个处理器内核

IPSEC (RFC 4303) 1Gb 内核 IPSEC 核可为适用于 Xilinx FPGA 系列产品的含有 AES-GCM 加密 (RFC4106) 的 IPSEC (RFC4303) 的封装安全协议模式提供高性能实现方案。提供的内容包括 HDL 源代码和综合全面的自检查

Adeneo Embedded 为 Zynq SoC 平台发布了更新的 WEC 和 QNX BSP Adeneo Embedded 为适用于 Zynq-7000 All Programmable SoC 平台的 Windows Embedded Compact 和 QNX 发布了更新的 BSP。这一最新版的 BSP

Auviz Systems 针对视觉应用发布了优化的中间件 IP 库 Auviz Systems 的 AuvizCV 初始版本包含了 40 多种 OpenCV 功能。AuvizCV 是针对 Xilinx 7系列 FPGA 和 Zynq SoC 而高度优化的产品。它可作为 HLS 用户使用

来自赛灵思 Ally Zhou 整合其数年 Vivado 推介与技术支持的宝贵经验，通过一系列短小精悍且图文并茂的小贴士（Tips）带您正确理解和使用 Vivado 这一强大的设计工具套件§ XDC 约束技巧——时钟篇 »§ XDC

免费的 Xilinx 辅导资料 – 介绍如何使用 FPGA 从键值存储中获取两个以上数量级的更大功率/性能。本辅导资料从技术层面详细介绍了基于 Xilinx FPGA 的 Memcached 硬件加速器，该加速器可为 10G 以太网端口提供线速

Avnet 使用新的智能视觉开发套件为机器视觉程序新增了“嵌入式大脑”功能Avnet 旨在通过含有 Xilinx Zynq-7015 PicoZed 系统级模块的这一款智能视觉开发套件来减少时间并降低成本，以便开发业界领先的嵌入式机器视

Xilinx 更新了有关 Vivado 设计套件2014.3 的 Zynq SoC 嵌入式设计课程Xilinx 已更新了“Zynq All Programmable SoC 系统架构”和“嵌入式系统软件设计的高级功能和技术”课程。这些课程的实验将使用 ZC702 评估

Xilinx 更新课程：使用 Vivado 2014.3 部分重配置工具和技术 本课程演示了如何利用 ISE®、PlanAhead™ 与嵌入式开发套件（EDK）软件工具构建、实现和下载可部分重配置（PR）FPGA 设计。您将会深刻理解 PR

Xilinx 更新了面向 Vivado 设计套件2014.3 的 FPGA 设计培训课程Xilinx 已更新了有关 Vivado 设计套件 2014.3 的七门课程，这七门课程包括：§ Vivado Design Suite 工具流程§ FPGA 设计基础§ Vivado 设计套