下载地址：http://bbs.eetop.cn/thread-232589-1-3.html

Atrenta 白皮书: 面向 Xilinx FPGA 的 SpyGlass Flow日益复杂的设计如今可通过 FPGA 实现，使验证成为了主要任务。 存在与多个异步时钟域交叉 (CDC) 相关的问题，如亚稳态、数据重新收敛、和 FIF

赛灵思中国通讯第49期正式上线！本期封面故事将向您描述赛灵思公司最新的创新型架构——UltraScale架构，该架构将应用于所有赛灵思20nm和16nm FinFET All Programmable器件中。本期其他精彩文章及设计技巧还包括

视频: 模拟混合信号“开箱即用” 的体验逐步演示启动评估 Xilinx 模拟混合信号平台所需的所有资源， 包括硬件、参考设计和工具。其中，重点介绍了 Zynq-7000 All Programmable SoC ZC702 评估套件和 AMS

客户可实现预期的功耗需求， 因为 Xilinx 兑现其承诺，实现了精确估计和低功耗产品的解决方案，并提供了符合规范的器件。本白皮书展示了 Xilinx 功耗工具的估计和优化方法，采用设计套件分析实际客户设计， 强

Adeneo Embedded 推出面向 Zynq SoC 的全新版 WEC7 BSP面向 Zynq-7000 All Programmable SoC 的 1.1.0 版 WEC7 BSP 包含几项更新功能：如 1.0 版开发板支持 ZC702; ActiveSync 校正支

Ensilica 白皮书: 面向内插和抽取的高性能 IIR 滤波器本白皮书探讨了在 Xilinx FPGA DSP 片和逻辑中有效实现多相 IIR 滤波器。5 阶滤波器可以实现在一个 DSP48E1 片此外，还附有几个带有衰减带