继续降低功耗，实现前所未有的架构创新，这使得 Xilinx® UltraScale™器件成为许多新一代应用的明智之选。本白皮书分析了在高效实现电源管理、降低器件功耗要求以及以摩尔定律速度推进新型电源解决方案
为进一步加强该产品，缩短设计周期和实现设计周期的可预知性，Xilinx 现推出可编程领域首个综合设计方法。我们精选专家的最佳实践，将其打造成一套权威的方法指南，并称之为面向 Vivado 设计套件的 UltraFast
本应用指南描述了如何将 Avery Design Systems 公司的 PCI-Xactor 套件 BFM 作为根联合体，与 Xilinx 7 系列 FPGA 集成型 PCI Express® 模块（作为x8, Gen2 端点运行）或 Virtex
应用说明:使用 ARM DS-5 工具链进行 Zynq-7000 平台软件开发 本应用说明 ( XAPP1185 ) 提供向导：如何使用 ARM® Development Studio 5 (DS-5) 设计套件开发，构建和调试面向 Xilinx Zynq
应用说明：使用 Artix-7 FPGA GTP 收发器实现 SMPTE SDI 接口Xilinx SMPTE SD/HD/3G-SDI LogiCORE™ IP 是一款通用 SDI 接收/传送数据路径，不具有任何专用器件控制功能。应用说明 (XAPP109
UltraScale 白皮书: 面向高性能 Smarter System 的 Xilinx UltraScale 架构 UltraScale 架构将成功的架构平台与大量创新架构开发技术和第二代 3DIC 技术完美结合在一起，以实现突破性的系统性能，
本文描述了Virtex 7 PCIE Gen3 Integrated Block tag管理的注意事项。附件: Virtex-7 FPGA Gen3 Integrated Block tag 管理.pdf 456 KB
在对SERDES做SI仿真时，需要设置合适的抖动值。不正确的设置会导致最后的结果完全偏离正确结果。这里附了一篇短文介绍怎么设置抖动。希望能有帮助。附件: XILINX_SERDES仿真抖动的设置.docx 339 KB
在对SERDES做SI仿真时，需要设置合适的抖动值。不正确的设置会导致最后的结果完全偏离正确结果。 这里附了一篇短文介绍怎么设置抖动。 希望能有帮助。 附件:
本文描述了Virtex 7 PCIE Gen3 Integrated Block tag管理的注意事项。 附件: Virtex-7 FPGA Gen3 Integrated Block tag 管理.pdf 456 KB
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设，提供了一些典型的工程实例，帮助读者从FPGA基础知识、逻辑设计概念
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富，课程中尤其强调在设计过程中对“时序”和“逻辑”的把控，以及硬件描述语言与硬件电路相对应的“
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程，都分别使用什么工具，以及其中每个流程都分别做了
@2003-2020 中国电子顶级开发网