摘要：亚稳态是异步数字电路设计中的固有现象!，针对FPGA 产品研制中的亚稳态问题，分析了其产生的原因"阐述了亚稳态对系统可靠性的影响和评估方法，并针对单比特异步传输、多比特异步传输和复位三种情况下的亚稳态
该参考设计介绍如何启动赛灵思Zynq可扩展式处理平台（EPP）和针对外围IC Maxim设计的电源解决方案。该设计充分测试的参考设计提供了一个完整的解决方案，该方为赛灵思Zynq可扩展式处理平台（EPP）进行供电。该Zynq
现场可编程门阵列FPGA(Field Programmable Gate Array)作为集成电路领域发展最快的一个分支，兼具ASIC电路的高性能和软件编程的灵活性，在数字逻辑系统中得到了非常广泛的应用。在主流的 FPGA中，绝大多数都采用
汤立人赛灵思公司全球高级副总裁， 亚太区执行总裁2012年11月 9日， 北京继续领先一代: Xilinx 20nm 产品战略
赛灵思在 28nm 节点上推出的多种新技术为客户带来了重大的超前价值，并使赛灵思领先竞争对手整整一代。赛灵思并不是简单地将现有的 FPGA 架构迁移到新的技术节点上，而是力求引领多种 FPGA 创新，并率先推出了
This application note describes how to generate the Sobel edge detection filter in the Zynq™-7000 All Programmable SoC ZC702 Base Targeted Reference Design (TRD) using t
This application note describes the main considerations when implementing an image or video processing algorithm with the Vivado™ High-Level Synthesis (HLS) tool. These ki
This application note describes how IP blocks generated with the Vivado™ High-Level Synthesis tool can be controlled from a processor within the Zynq™-7000 All Prog
本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设，提供了一些典型的工程实例，帮助读者从FPGA基础知识、逻辑设计概念
本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富，课程中尤其强调在设计过程中对“时序”和“逻辑”的把控，以及硬件描述语言与硬件电路相对应的“
课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程，都分别使用什么工具，以及其中每个流程都分别做了
@2003-2020 中国电子顶级开发网