本视频由赛灵思设计与方法学专家为您详细介绍 UltraFAST 嵌入式设计方法中的 “Checklist” 功能，及其使用方法。

在这段视频中，我们将向您展示业界首款可编程器件上运行的 56G 收发器 的实际效果。PAM4 信令协议，这一前瞻性的技术通过在 不增加每比特功耗和成本 的前提下，扩展 50G、100G、400G 以及端口密度等方式驱动

　AI ( 人工智能) 现在完全处于图像识别市场的主导地位，因为卷积神经网络 (CNN) 的表现不仅远远超越同类竞争机器实现方案，甚至让人类的图像识别能力也相形见绌。基本的 CNN 算法需要大量的计算和数据重复使

观看视频，了解与学习在 Vivado 中当默认设置无法满足您的设计目标时，如何设置和尝试新的布局布线算法。视频包括了新的指令命令以及新的基于这些指令预封包的策略的介绍。了解什么是设计实现，其在RTL 到比特流

观看视频，了解什么是设计实现，其在RTL 到比特流的设计流程中所适用的地方。视频内容主要包括配置实现与策略，运行时实现，结果检查，最后还有一些实现命令及选项参数的介绍和描述。

Vivado 设计套件的快速入门视频辅导资料Vivado® 设计套件快速入门视频辅导资料为您提高生产力提供了实时的特定功能和流程培训。观看所有视频 »

本视频演示了 Xilinx UltraScale+ 产品组合的第一款产品，Zynq UltraScale+ MPSoC，同时还演示了在可编程逻辑中使用 DDR4 SDRAM IP 的内存接口系统的稳健性。视频同时还突出演示了在 2667 Mbps 无差错

本视频向您展示了 Xilinx UltraScale+ 产品组合的第一款产品，Zynq UltraScale+ MPSoC，以及多样化的收发器技术的鲁棒性。Zynq UltraScale+ 器件拥有 6 Gb/s GTR收发器，同时还有中端 16.3 Gb/S GTH

视频向您重点介绍了 Xilinx UltraScale+ 产品组合的第一位成员，Zynq® UltraScale+™ MPSoC，现已开始发售。 视频演示了如何在 Zynq UltraScale+ 器件上启动一个“upstream” Linux 内核。您可

Zynq UltraScale+ MPSoC 说: “Hello World!”Xilinx® UltraScale+ 系的首款器件 Zynq® UltraScale+™ MPSoC 提前出货了！这一早期版本支持客户现在即可利用这些芯片开始异构处理系统的设

灵活的、基于标准的解决方案，融软件可编程能力、高性能图像处理为一体， 并将分析、任意（any-to-any）连接以及保密性和安全性等功能紧密结合在一起，以满足视频 / 视觉的需求  视频: 

灵活的、基于标准的解决方案，融软件可编程能力、多标准多频带硬件优化为一体， 并将任意 （any-to-any）连接以及保密性等功能紧密结合在一起，以满足5G 网络的需求 视频: