来源：CSDN 博客 作者：Times_poemhttps://blog.csdn.net/Times_poem/article/details/52033535本文从四部分对流水线设计进行分析，具体如下：第一部分什么是流水线第二部分什么时候用流水线设计第三部分使用

摩尔定律失灵了，已是不争的事实。单纯的提升一种芯片性能变的代价越来越高，与此同时，异构计算成为提高计算力的主流方向。什么是异构计算？异构计算的前景怎么样？OpenPOWER系统上FPGA异构计算的先进技术又有哪些

作者：张凤麒，张延彬，王忠勇；2018年电子技术应用第7期摘要： 为了解决期货行情数据加速处理中多个通道同时访问DDR3时出现的数据读写冲突问题，实现了一种基于FPGA的DDR3六通道读写防冲突设计,完成了对单片DDR3内

作者：Jeffrey Burt有时候，如果你在业务上持之以恒，生意就会找上门来。数十年来，Xilinx一直是FPGA的领导者，目前仍占有60%的市场份额。英特尔近三年前以167亿美元收购了Xilinx的竞争对手Altera，占据了其余市场

2018年电子技术应用第7期李 申1，严 伟2，夏 珺1，崔正东2，柴志雷1(1.江南大学 物联网工程学院，江苏 无锡214122；2.北京大学 软件与微电子学院，北京102600)摘要： 为了在保证视频质量的前提下降低视频编码

智能互联产品背后的心理学如果采用适当的质疑心理去思考为什么现在所有东西都套上了只能互联的噱头，你也许就会进一步想到：“它们真的都需要互联互通吗？”比如说蓝牙电动牙刷搭配的手机 app，我至今都没有使用过

Xilinx 器件可通过精选芯片工艺和功耗架构为所有产品组合实现高电源效率，包括 Spartan-6 系列及 7 系列、UltraScale 以及 UltraScale+ FPGA 和 SoC。对于每一代产品，Xilinx 都不断提升其节电功能，包括

作者：Lauren Gao，赛灵思高级战略应用工程师安装Vivado之后，在GUI界面会看到Tcl Console，在这里可以输入Tcl命令。同时，还会发现有一个所谓的“Vivado 2018.2 Tcl Shell”（如果你安装的是Vivado 2018.2的

用三段式描述状态机的好处，国内外各位大牛都已经说的很多了，大致可归为以下三点:1.将组合逻辑和时序逻辑分开，利于综合器分析优化和程序维护;2.更符合设计的思维习惯;3.代码少，比一段式状态机更简洁。对于第一点

Xilinx FPGA设计代码风格 以后逐渐补充1、时钟信号的分配策略（1）、使用全局时钟可以为信号提供最短的延时和可以忽略的扭曲；（2）、FPGA特别适合于同步电路的设计，尽可能减少使用始终信号的种类；（3）、减少时

FPGA写代码写久了需要点技巧。程序健壮性，稳定性很需要考虑。比如说一个例子，把一个RAMA的数据写入另外一个RAMB中。新手肯定是读一个写一个。关键问题是，RAM的厂家的IP读数据过程是会有一个时钟或者2个时钟延时问

简介 前段时间买了一块米联客的7010开发板，打算尝试为这块开发板搭建一个简单平台。用户自定义开发板与SDSoc直接支持的开发板的区别在于，直接支持的开发板已经根据板子上的硬件完成了一系列重要配置（如时钟、DDR