作者：Steve Leibson, 赛灵思战略营销与业务规划总监本篇拆解是由来自EEVBlog的Dave

在Kintex-7 FPGA上运行SMPTE ST2022和2059标准 作者：Steve Leibson, 赛灵思战略

由 技术编辑 于 星期四, 04/23/2015 - 16:18 发表

USB Type-C测试规范尚未拍板定案，相关规格仍有可能再度修正，晶片商遂提出基于现场可编程闸阵列(FPGA)的Type-C控制器方案，让终端应用产品开发商能藉助FPGA高度灵活的设计弹性，降低设计风险与相容性疑虑，度过多

你在早晨7:00伴着摇滚音乐的声音醒来，收音机闹钟里的RDS接收器提示你正在收听来自Guns N’ Roses 乐队的Welcome to the Jungle。然后，在你品尝咖啡期时，可以在书房通过WLAN接收器来查收邮件。当准备好工

XDC约束技巧之I/O篇 (下) 2015年04月09日 10:04 chengong 关键词： XDC , 约束 作者：Ally Zhou，Xilinx上海Office 《XDC约束技巧之时钟篇》中曾对I/O约束做过简要概括，相比

作者：周丽娜（Ally Zhou ），Xilinx工具与方法学应用专家 《XDC约束技巧之时钟篇》中曾对I/O约束做过简要概括，相比较而言，XDC中的I/O约束虽然形式简单，但整体思路和约束方法却与UCF大相径庭。加之FPGA的应用

作者：周丽娜（Ally Zhou ），Xilinx工具与方法学应用专家 上一篇《XDC约束技巧之时钟篇》介绍了XDC的优势以及基本语法，详细说明了如何根据时钟结构和设计要求来创建合适的时钟约束。我们知道XDC与UCF 的根本区

作者：周丽娜（Ally Zhou ），Xilinx工具与方法学应用专家Xilinx©的新一代设计套件 Vivado 中引入了全新的约束文件 XDC，在很多规则和技巧上都跟上一代产品 ISE 中支持的 UCF 大不相同，给使用者带来

关于Tcl在Vivado中的应用文章从Tcl的基本语法和在Vivado中的应用展开，继上篇《用Tcl定制Vivado设计实现流程》介绍了如何扩展甚至是定制FPGA设计实现流程后，引出了一个更细节的应用场景：如何利用Tcl在已完

Xilinx的新一代设计套件Vivado相比上一代产品ISE，在运行速度、算法优化和功能整合等很多方面都有了显著地改进。但是对初学者来说，新的约束语言XDC以及脚本语言Tcl的引入则成为了快速掌握Vivado使用技巧的最大障碍

作者：周丽娜（Ally Zhou ），Xilinx工具与方法学应用专家上一篇《Tcl在Vivado中的应用》介绍了Tcl的基本语法以及如何利用Tcl在Vivado中定位目标。其实Tcl在Vivado中还有很多延展应用，接下来我们就来讨论如何利用