用户可轻松将这款高稳健操作系统安装到目标FPGA平台上，以供嵌入式设计项目使用。 从最初不起眼的胶合逻辑开始，FPGA已经历了漫长的发展道路。当前FPGA的逻辑容量和灵活性已将其带入了嵌入式设计的中心位置。目前，

赛灵思Zynq-7000全可编程 SoC的众多优势之一就是拥有两个ARM Cortex-A9板载处理器。不过，很多裸机应用和更为简单的操作系统只使用Zynq SoC处理系统(PS)中两个ARM内核中的一个，这种设计方案可能会限制系统

作者：Lei Guan 研究员 爱尔兰阿尔卡特朗讯公司贝尔实验室 lei.guan@alcatel-lucent.com 本文介绍一种使用Zynq SoC和赛灵思IP 核简化高速光学收发器模块热测试的方法。 随着数据中心内部光学收发器模块的传输速度

作者：Paul Dillien High Tech Marketing公司顾问 Tom Kean博士 Algotronix公司总经理数据中心设备设计人员将结合采用基于FPGA的内核来提供安全的高性能以太网链路云存储和IT服务外包对IT经理而言极

基于赛灵思 Zynq SoC的完整 60GHz 双向数据通信方案可提供小蜂窝回程市场所需的性能和灵活性。 全球蜂窝网络上对数据不断增长的需求迫使运营商想方设法在2030年前将容量提升5,000倍 [1]。要实现这一目标，需

《XDC约束技巧》系列中讨论了XDC约

802.11应用架构根据IEEE 802.11无线标准，提供了立即可用、方便修改的实时正交频分复用(OFDM)物理层(PHY)和底层媒体访问控制层(MAC)参考设计。 802.11应用架构包含于LabVIEW Communications系统设计套件(简称

作者：Steve Leibson, 赛灵思战略营销与业务规划总监互联标准的数量在广播和专业A/V设备市场上持续上升，它会使你的生活变得多样，但是却会使你的设计更加复杂，同时，它会使可编程器件的使用更具有吸引力。近来，

作者：Steve Leibson, 赛灵思战略营销与业务规划总监 Zynq使Intel四核CPU浮点运算性能提高1.7倍 Topic Embedded的产品总监Inge Rutten最近在Linked In（领英）发表了一篇文章，文章介绍了基于Zynq的Miami

By Adam Taylor在之前的博客中介绍了Vivado的基本时序约束，时序约束定义了系统频率或自己所定义的时钟频率。为建立良好的时序约束，下一步是需要建立时钟路径之间关系的定义。这样，Vivado 就可以通过分析各个时

作者：Steve Leibson, 赛灵思战略营销与业务规划总监 在Amsterdam举行的2015 ISE会议（欧洲集成系统大会）上赛灵思演示了4K UHD实时视频引擎参考设计和带有DisplayPort 1.2和 HDMI 1.

作者：Steve Leibson, 赛灵思战略营销与业务规划总监 2月底，赛灵思推出了三款基于TSMC’s 16FF+ FinFET处理技术的新UltraScale+器件族。 Xilinx Zynq UltraScale+ MPSoC是这三个器件族中的