（本连载共七部分，这是第一部分） 作者：McuPlayer2013 （EETOP FPGA版块版主） 原帖地址：http://bbs.eetop.cn/thread-385362-1-1.html） 以下是正文： 这是一个大任务，但我打算只是引门外汉入门，大约7个帖

作者：Steve Leibson, 赛灵思战略营销与业务规划总监 在2015年的Embedded World展会上展示了5种不同的视觉展品，它们都是由ZYNQ的SOC驱动的。 上个月在德国纽伦堡召开的2015年Embedded World展会上，诸多Xilinx

作者：Steve Leibson, 赛灵思战略营销与业务规划总监 BEEcube公司的David Squires和赛灵思公司的David Hawke共同在EETimes网站上发表了标题为“5年实现5G：启用快速5G系统开发”的文章。 文章列举了5G RA

今天，赛灵思同时推出了基于TSMC全新16FF+ FinFET工艺技

作者：Steve Leibson, 赛灵思战略营销与业务规划总监今天赛灵思推出

作者：Steve Leibson, 赛灵思战略营销与业务规划总监 MIMO中的M代表“多个”，但是拥有256x256个天线的MIMO天线阵列在任何书中都是大规模的。大型5G MIMO系统原型就是一个大挑战——BEEcube的基于Zynq的 MegaBE

作者：Steve Leibson, 赛灵思战略营销与业务规划总监 系统内部连接是个大问题。问题随着系统越复杂而变得越严重——复杂的逻辑块连在一起，内部连接也跟着变复杂。当FPGA变大时（大到足以承担整个系统），内部连

作者：Steve Leibson, 赛灵思战略营销与业务规划总监 针对赛灵思7系列All Programmable devices、Zynq SoCs和UltraScale FPGA的Vivado设计套件2014.3包含了大量加强和性能改进。这儿有一些： 如果你正在寻找更

来自赛灵思的Adrian Cosoroaba和Terry Magee在圣克拉拉会议中心的Memcon 中发表了关于“高性能DDR4接口和FPGA灵活性”的主题演讲。赛灵思首席工程师Magee，设计了用于新赛灵思UltraScale All Programmable

作者：Steve Leibson, 赛灵思战略营销与业务规划总监 你想对FPGA、NPU和多核CPU在包处理中的优缺点有

作者Adam P. Taylor，e2v首席系统工程师 PicoBlaze 是一个紧凑型8位软核处理器，FPGA工程师可以在他们选择的赛灵思FPGA将其例化。一旦实现，该核完全位于FPGA架构中，只使用逻辑单元和块RAM。它不需要额外的易失性

作者：Steve Leibson, 赛灵思战略营销与业务规划总监 来自Opsero ElectronicDesign的以太网FMC卡接