低成本、99美元，基于Zynq的Z-turn开发板(尺寸 63x102mm，包括 HDMI、 以太网、 USB等外设)作者：Steve Leibson, 赛灵思战略营销与业务规划总监Z-turn开发板是米尔科技推出的一款开发板。它基于Xilinx Zynq-7

（本连载共七部分，这是第六部分） 作者：McuPlayer2013 （EETOP FPGA版块版主） 原帖地址：http://bbs.eetop.cn/thread-385362-1-1.html） 以下是正文7、设计一个只有4条指令的CPU 我们要设计一个简单的C

（本连载共七部分，这是第六部分） 作者：McuPlayer2013 （EETOP FPGA版块版主） 原帖地址：http://bbs.eetop.cn/thread-385362-1-1.html） 以下是正文：6、有限状态机 状态机，只要C代码写过2年的人，估计

（本连载共七部分，这是第五部分） 作者：McuPlayer2013 （EETOP FPGA版块版主） 原帖地址：http://bbs.eetop.cn/thread-385362-1-1.html） 以下是正文：5、同步和异步设计 前面已有铺垫，同步就是与时钟同

作者：Adam Taylor上周的博客中我们完成了硬件的搭建，并且把硬件部分导入到SDK，见Adam Taylor’s MicroZed Chronicles Part 67: AXI DMA II，下一步通过写一个简单的程序来实现将XADC核的数据进行导入

作者：Steve Leibson, 赛灵思战略营销与业务规划总监 1400多人阅读了上个月的博文“JESD204B ADC interface magically commutates Gsamples/sec into a polyphase channelizer”， 这篇博文描述了拥有J

作者：Steve Leibson, 赛灵思战略营销与业务规划总监（摘自最新Xcell期刊） 赛灵思发布其16nm UltraScale+系列器件。系统级性能功耗相比赛灵思28nm 器件提升了2 至 5倍。这些性能/功耗优势比主要依赖三点：台

作者：Steve Leibson, 赛灵思战略营销与业务规划总监 对于大多数嵌入式系统来说，根本就没有嫌处理能力太强这种事情。 本周早期介绍的Xilinx Zynq UltraScale+ MPSoC器件族中的11个功能单元以“为任务量身打造

作者：Steve Leibson, 赛灵思战略营销与业务规划总监在高性能系统中越来越多地使用高速串行互联意味着你会在Zynq UltraScale+ MPSoC系列中的11款器件中发现很多Gbps串行端口。有多少呢？我查阅了Zynq UltraSc

（本连载共七部分，这是第四部分） 作者：McuPlayer2013 （EETOP FPGA版块版主） 原帖地址：http://bbs.eetop.cn/thread-385362-1-1.html） 以下是正文： 4、阻塞和非阻塞 话说大禹治水，因为他老爹治水失

（本连载共七部分，这是第三部分） 作者：McuPlayer2013 （EETOP FPGA版块版主） 原帖地址：http://bbs.eetop.cn/thread-385362-1-1.html） 以下是正文：3、时序逻辑设计 所谓时序逻辑，简而言之，就是CLK驱动

（本连载共七部分，这是第二部分） 作者：McuPlayer2013 （EETOP FPGA版块版主） 原帖地址：http://bbs.eetop.cn/thread-385362-1-1.html） 以下是正文：2、组合逻辑设计 组合逻辑是神马？ 所谓组合逻辑就是，