菜鸟如何搞定高速SerDes端口设计？4分钟教程视频帮你解决难题 http://forums.xilinx.com/t5/Xcell-Daily-Blog/New-to-Multi-Gbps-SerDes-ports-This-4-minute-tutorial-video-can/ba-p/415221 Multi-Gbps Se

http://forums.xilinx.com/t5/Xcell-Daily-Blog/Ready-to-mount-Zynq-based-ADAS-development-kit-includes-five/ba-p/413639 Xylon and Xilinx have just announced an ADAS (Advanced Driver Assist

交钥匙工程 — 990美元的PCIe 板卡让Kintex-7 FPGA轻松实现快速部署和原型设计 http://forums.xilinx.com/t5/Xcell-Daily-Blog/Turnkey-990-PCIe-board-makes-Kintex-7-FPGA-available-for-rapid/ba-p/4136

There’s nothing simple about getting 28Gbps serial channels working in a real system design. “The challenges of a 28Gb/s channel in support of 100 GB Ethernet are no diff

作者：David Hawke，赛灵思公司无线产品市场营销总监 蜂窝网络运营商正努力通过使用最新空中接口、采用最新传输频率、提高带宽以及增加天线数量和蜂窝基站数量的方式提高网络容量，为此他们需要大量削减设

作者：John Bleker赛灵思公司工具及方法战略应用工程师John.Bieker@xilinx.com随着越来越多的赛灵思用户开始使用 Vivado®设计套件，部分用户对未扩展时钟表示困惑。那么什么是未扩展时钟呢？他们是如何进行关

作者：Aleˇs Bardorfer，理学博士Red Pitaya LLC 公司ales.bardorfer@redpitaya.comMatej Oblak在读理学硕士Instrumentation Technologies, d.d. 公司matej.oblak@i-tech.siBorut BaricˇevicˇRed Pitay

（黄色标示区为正确答案）1. 使用Xilinx All Programmable抽象化计划（All Programmable Abstraction）可以让您的设计生产力提高多少倍？ 5倍 10倍 15倍 20倍 2. Xilinx UltraFas

者：Wai Shun Wong赛灵思公司高级产品营销经理waishun@xilinx.comGeorge Wang赛灵思DSP 技术专家hwang@xilinx.com采用赛灵思 Zynq-7000 All ProgrammalbeSoC 能让毫微微、微微以及其他小型蜂窝基站设计的集

任何一种 split 交易协议都存在 Requesters 得不到期望的 Completion 的风险。为了允许 Requesters 使用一种标准方式从这种情况下恢复，规定了 Completion timeout机制。PCIE 规范规定发出需要 Completi

关于Xilinx Zynq-7000带来的新的系统设计思路，以及Profiling的对象libjpeg，前文已经描述过了，再此不再赘述。 一. Oprofile简介 Profiling是对不同性能特征的数据的形式化总结或分析，它通常以图形和表的形式出

一．Xilinx Zynq-7000带来新的设计思路 在以前，我们的单板上往往有CPU和多片FPGA，由CPU完成系统的配置和管理，FPGA完成特定算法的硬件加速，受限于CPU和FPGA之间的通信带宽和延迟，CPU和FPGA之间的接口大多是用于