Steve Leibson， Xilinx 战略市场营销和商业规划总监 我刚刚参加完在阿纳海姆举行的OFC/NFOEC会议，期间每天的所有议题都是高速光纤通信。在展会上，我在三个不同的展台观摩了三场不同的100G CFP2光模块演

Steve Leibson，赛灵思战略营销与商业规划总监 （2013年3月25日） 几个星期以前，我曾经写过一篇博客，内容是有关在摩尔定律作用下，我们能够在单个芯片上集成越来越多的功能，所以ASIC让位的时候到了（见：

摘　要：当今时代,嵌入式系统已经无所不在,与人们的日常生活息息相关。嵌入式系统以微处理器为核心,以计算机技术为基础,其主要特征是实时性强。据统计,目前世界上微处理器每年生产总量的95 %以上都是面向嵌入式系统

随着FPGA性能和容量的改进，使用FPGA执行DSP功能的做法变得越来越普遍。在许多情况下，同一应用中同时使用处理器和FPGA，采用协处理架构，让FPGA执行预处理或后处理操作，以加快处理速度。本文说明如何将FPGA和与固

我们知道，对于PI-base CDR(XILINX 的5、6、7系列SERDES的CDR采用的共同架构)，CDR的不同配置，代表作不同的CDR带宽、所能处理数据PPM偏差的能力，也就是跟踪输入数据相位变化的能力。通常情况下，CDR带宽越宽，所

我们知道，SERDES对参考时钟有严格的相位噪声性能要求。通常，SERDES供应商会根据其SERDES采用的PLL以及CDR架构特点，以及性能数据，提出对参考时钟的相位噪声的具体要求。这个要求，通常是以不降低其SERDES性能为依

赛灵思战略营销与商业规划总监Steve Leibson Brad Brech是IBM公司的一名杰出工程师，也是3月5日加利福尼亚州圣克拉拉市举行的国际质量电子设计研讨会（ISQED）的三位主题演讲人之一。他的题为《数据中心Smar

Vivado™设计套件2012.4现已向目前所有有效期内的赛灵思ISE®设计套件用户免费提供。Vivado设计套件提供了高度集成的设计环境和全新一代系统到IC工具，其中包括高层次综合、分析布局布线和高级时序引擎

赛灵思中国SystemIO专家FAE 杨宁 FPGA SERDES的应用需要考虑到板级硬件，SERDES参数和使用，应用协议等方面。由于这种复杂性，SERDES的调试工作对很多工程师来说是一个挑战。本文将描述SERDES的一般调试方法

Steve Leivson, 赛灵思公司战略营销和业务规划总监 照片人物：赛灵思公司战略营销和业务规划总监Steve Leivson 上周在看了我的朋友Dave Jones拆解一台旧的Fluke 91 ScopeMeter DSO（数字采样示波

光电编码器是通过光电转换将输出轴上的机械几何位移量转换成一串脉冲或数字量的传感器。在电机伺服控制系统中，它与电机同轴连接，常用来测量电机转子的速度和位置[1]。近年来，随着研究室小批量军工生产的开展，需

随着人们生活水平的提高，公路上的私家车辆也增多了，但随之带来的问题就是交通事故发生率居高不下，严重危害着人们的生命安全。文中就如何预防交通事故发生，研究设计一种响应迅速、高可靠性并且经济实用的汽车防擅