Xilinx Vivado HLS中Floating-Point（浮点）设计编码风格与技巧George Wang (王宏强) – Xilinx DSP Specialist 尽管通常Fixed-Point（定点）比Floating-Point（浮点）算法的FPGA实现要更快，且面积更高效，

Xilinx在Vivado 2013.2中，退出了全新的图形化设计工具IP Integrator，让嵌入式设计更加直观。新工具上手，也会有些不适应的地方。下面十招，可以让你更快适应IP Integrator，开始定制自己的嵌入式系统芯片。凭借

Android 视频展示了 Zynq SoC 工业 GUI 开发平台Enclustra 的 Mars ZX3 SoC 模块由 Xilinx Zynq-7020 驱动，满足最常见的应用需求，拥有出色的计算能力，并实现低功耗、小尺寸。视频将为您演示这

波波束形成是一种利用一系列传感器实现方向性、提高发送信号强度以及提升接收信号质量的信号处理技术。通信、雷达、对抗措施、武器系统、石油与矿产勘探、医疗成像及测向等领域均广泛使用了波束形成技术。在测向应用

大多数 FPGA 设计人员都充满热情地开展专业化问题解决和创造性工作，当然，他们工作压力也相当大，工作流程也非常单调乏味。幸运的是，EDA 公司和 FPGA 厂商不断开发新的工具和方法，推进繁琐任务的自动化，帮

LTE系统将最大系统带宽从5 MHz扩展到20 MHz，能够在20 MHz带宽内实现50 Mb/s上行瞬间峰值速率和100 Mb/s下行瞬间峰值速率[1]。 为了提高数据的传输速率和系统的吞吐量，采用正交振幅调制技术[2]，在LTE系

无线定位系统从信号测量技术上分为2大类：信号强度测量和到达时间测量。RFID各种技术（WiFi、ZigBee、Bluetooth）均采用测量射频信号强度的方法，而无线信号强度容易受到障碍物等因素的严重影响，因此RFID定位精度较

相对采用多芯片ASIC和ASSP设计方案, Mobilicom利用赛灵思的解决方案不仅加速了公共安全用户终端产品的开发，而且显著降低了材料清单成本（BOM） 中国北京，2013年22日—— All Programmable FPGA、SoC和

人们一直希望便携式超声系统能以低成本提供出色的分辨率。便携式系统使医疗保健服务提供商能够在灾区、发展中地区和战场等地区使用超声设备。然而设计这些结构紧凑的系统非常复杂，面临诸多挑战，因为此类系统要包含

FPGA的设计速度、尺寸和复杂度明显增加，使得整个设计流程中的验证和调试成为当前FPGA系统的关键部分。获得FPGA内部信号有限、FPGA封装和 印刷电路板电气噪声，这一切使得设计调试和检验变成设计周期中最困难的流程

滤波器是任何信号处理系统的关键组成部分，随着现代应用的日趋复杂，滤波器设计的复杂程度也日益提高。采用 FPGA 设计和实现的高性能滤波器的能力是模拟方法所望尘莫及的。另外，采用FPGA 设计的数字滤波器可以避

从移动设备到汽车乃至工业机械，越来越多的产品采用需要软硬件协同工作的高级处理技术来执行一系列艰巨的任务。不过，随着系统日趋复杂性，设计人员在验证软硬件是否能够协同工作方面也面临着日益严峻的挑战。过去数