Zynq-7000的软件/硬件可编程架构可以通过适当的设计分区来提供足够的灵活性，从而有效地实现马达驱动的复杂设计。本视频将向您演示由QDEsys带来的采用Z7020实现的高性能马达控制是如何有效地减少振动和电磁干扰的。视频:

Xilinx Zynq-7000 All Programmable SoC 集成了ARM双核处理器与28nm 可编程逻辑，兼具软件、硬件及IO全面可编程的特性。使其在马达控制方面具有无与伦比的开发和性能优势。视频:

由赛灵思、德国科维软件、POWERLINK、安富利联合发布的基于Zynq-7000 All Programmable SoC的预集成开发平台，用以快速、精准地实现工业控制应用。视频:

ZingSoM模块是针对OEM类型和小批量试生产型客户量身定制的一款Zynq最小系统板，集成了Zynq All Programmable SoC系统所需的常用组件，包括DDR3和Flash，以及千兆以太网卡和USB接口。视频:

视频:

由于器件复杂度增加，使得设计资源的测量结果变得更加复杂。通过本视频了解在设计过程中如何识别哪些器件的重要资源需要监控，以及如何利用分析报告。视频:

通过本视频您可以了解到Vivado 2013.3中基于IP核的收发器是如何帮助客户实例化多内核设计、调试收发器以及升级较新版本IP核时如何智能地保持顶级变化，可显著缩短设计周期，并为开发和调试提供了一个无缝的衔接流程

了解如何使用新的集成Vivado串行I / O分析仪。本视频将向您显示您如何定制IBERT设计使用的管理IP流量，创建IBERT设计实例，并执行基本的串行I / O分析。视频:

XDC宏是一个新的物理约束对象，可以在实现过程中启用相对位置。了解如何使用新的XDC约束创建后期综合宏。该视频是RPM用户的必备知识。视频:

本视频想您介绍了如何在Vivado项目中使用Tcl脚本来代替XDC约束文件做源文件。这些Tcl脚本支持更多的高级功能，包括looping, Procs，以及那些在普通XDC源文件管理中不被支持才客户代码。Vivado 2013.2版本开始支持此功能。视频:

本视频将向您介绍Vivado综合工具里的编译单元以及Vivado在混合的Verilog和System Verilog项目中如何管理和组织他们的。编译单元可以影响用户定义范围和规范编译器指令的范围。Vivado可以通过”File_Type“属性将所

在产品设计周期的初段就要确定AP SoC和FPGA设计的功耗和散热规格，甚至往往在SoC或FPGA的内部逻辑设计之前就要确定。设计初期便对最坏情况的估算可以帮助用户避免过度设计或电源、散热系统的设计陷阱。赛灵思功耗估