赛灵思7系列GTH FPGA收发器已经实现了与10GBASE-KR标准100%的电气一致性。在这段视频中，您将看到Virtex-7 FPGA在24寸背板已经通过了收发器干扰容限规范标准的测试。视频:

本视频由来自ARM公司的细分市场营销副总裁Ian Ferguson向大家介绍Zynq-7000 All Programmable SoC是如何为ARM开辟出了新的市场以及在单芯片SoC是如何满足了众多需要多芯片解决方案的市场的。另外，Ian还向大家介

本视频中，来自ARM的细分市场副总裁Ian Ferguson向大家阐述了ARM处理器与FPGA的整合为何是嵌入式市场的合适之选。同时，他还跟大家介绍了Zynq-7000 All Programmable SoC的可编程逻辑在其他三个市场领域所带来的优势。视频:

随着线路速率和衰减的增加，背板系统需要优化的芯片和IP。本视频向您演示了一个实时的具有FEC的10G Base-KR IP方案。该方案运行于赛灵思Virtex-7 FPGA VC7215 GTH收发器上。视频:

当您使用赛灵思 PCI Express IP的时候，串联配置是用于优化FPGA配置时间的技术。在这段视频中，您激昂了解到“串联配置”技术为何存在？以及针对不同变量的解决方案的具体目标和功能。同时您还将了解到串联IP的独

通过本视频，您将了解到赛灵思嵌入式设计工具是如何支持高级的联合调试功能的，比如硬件/软件的交叉触发。借助这些工具，设计人员可以快速地捕获和调试应用程序、硬件设计和目标处理器之间的相互作用。视频:

通过本视频，您将了解到如何利用Vivado的“消息”功能更快地调试您的设计。本视频将向您演示包括，IDE中的“消息”窗口、新的扩展说明的演示，交叉探测设计对象，调整消息的权重以及过滤消息。视频:

了解如何使用Vivado创建一个异构多核系统，比如ARM Cortx-A9处理器和Microblaze。本视频中，我们将硬件导出到软件开发套件中，然后通过一个“Step-by-Step”的演示教您如何使用系统调试器。视频:

系统的高速串行链路往往会由于插入损耗、反射、串扰等原因所造成的信号失真。接收器均衡功能可以帮助弥补通道驱动损失和扭曲，但是即使是最有经验的收发器和信号完整性专家而言，链路调整也是非常麻烦的事情。观看视

设计人员呼吁提升10G+ 芯片到芯片和背板性能, 依赖接收机均衡来补偿信号失真。观看视频, 并排比较 Xilinx® Virtex®-7 FPGA GTH 收发器 和 Altera Stratix V GX 收发器的均衡能力。视频:

该视频向您演示了安富利（Avnet）针对工业控制和工业实时以太网应用所推出的在ZedBoard上实现POWERLINK 主/从方案。该方案是真正的开源技术，具有硬件和软件可编程的灵活性。视频:

GigE Vision是一个基于以外网技术的标准化视频应用通信协议，可以轻松实现GigE Vision设备与TCP/IP协议的PC进行互联。本视频将向您演示由Sensor to Image公司带来的基于赛灵思的Zynq/Artix-7实现的GigE机器视觉摄像头方案。视频: