你的位置:EETOP 赛灵思(Xilinx) 社区 >> 视频 >> 全部

  • Xilinx 高级产品经理Vinay Singh将向您演示如何在Zynq-7000 All Programmable SoC系列中实现计算机视频实时算法。视频:

    作者:jackzhang 时间:2013-11-30
  • 本视频由ISD公司首席执行官 Ian Johnston先生为您演示其 netSeries 视频安防监控摄像头方案演示。视频:

    作者:jackzhang 时间:2013-11-30
  • EyeTech Digital System公司总裁Robert Chappel 将向您演示他们采用Zynq-7000 All Programmable SoC 开发的眼球跟踪系统,完全解放您的双手操作。视频:

    作者:jackzhang 时间:2013-11-20
  • 通过本视频,您将深入地学习到以下内容:1.针对硬件的HDL编码建议;2.建立和验证约束的最佳实例;3. 如何针对一些物理约束(如时钟、引脚规划以及布局布线等)使用规划和分析工具以获得最佳性能。如果您是Vivado或

    作者:jackzhang 时间:2013-10-29
  • UltraFast™ 设计方法是一种综合的设计方法,可以加速客户的设计速度,使设计周期变得可预测。该设计方法是针对Vivado设计套件的,包括有设计方法指南、设计清单列表、自学视频教程、讲师培训课程以及第三方的

    作者:jackzhang 时间:2013-10-29
  • 通过本视频,您将学习在 Vivado 中如何使用 “JTAG to AXI Master“ 的新功能。本视频将向您演示如何使用带有 ”JTAG to AXI Master“ IP 的 IP 集成器(IP Integrator)创建一个设计,并且使用 Vi

    作者:jackzhang 时间:2013-10-25
  • Xilinx 宣布启动一项将软件、模型、平台和基于 IP 的设计环境融为一体的抽象化计划,致力于让系统、软件和硬件开发人员可以直接使用 All Programmable 器件。实践证明,All Programmable 抽象化 (All Pro

    作者:jackzhang 时间:2013-10-25
  • 视频: 7 系列 10GBASE-KR 背板解决方案 10GBASE-KR 标准定义了一系列方法,确保在背板系统上有可靠的 10Gbps 串行链路。观看视频,了解 Xilinx 10GBASE-KR IP,其中包含成功运行在 Tyco 背板 FP

    作者:jackzhang 时间:2013-10-20
  • 本视频将向您展示赛灵思Zynq-7000 All Programmable SoC的 ZC702评估套件,该套件包含有基本的硬件板卡、设计工具、IP以及一些业经验证的参考设计。其中还有一些针对一些特定应用领域的设计,以及完整的嵌入式处

    作者:jackzhang 时间:2013-10-15
  • 本视频向您演示了如何在赛灵思的 7 系列 FPGA 通过 Intel QPI 协议连接到最新的 Xeon E5-2600 v2 处理器的。视频:

    作者:jackzhang 时间:2013-10-15
  • Vivado HLS 有助于降低整个系统的功耗、降低物料成本、提高系统性能并加速设计生产力。通过本视频,我们将向您展示如何使用C、C++或者SystemC创建一个更有效的规范。视频:

    作者:jackzhang 时间:2013-10-09
  • 本视频向您展示赛灵思 Virtex-7 VC709 连接套件。该套件是一个高性能、高带宽的40 Gb/s开发应用平台,包含所有必要的硬件、工具和IP,可以快速地通过您的连接系统启动。视频:

    作者:jackzhang 时间:2013-10-09

最新课程

  • 深入浅出玩儿转FPGA

    本视频基于Xilinx公司的Artix-7FPGA器件以及各种丰富的入门和进阶外设,提供了一些典型的工程实例,帮助读者从FPGA基础知识、逻辑设计概念

  • 从零开始大战FPGA基础篇

    本课程为“从零开始大战FPGA”系列课程的基础篇。课程通俗易懂、逻辑性强、示例丰富,课程中尤其强调在设计过程中对“时序”和“逻辑”的把控,以及硬件描述语言与硬件电路相对应的“

  • Verilog基础及典型数字

    课程中首先会给大家讲解在企业中一般数字电路从算法到流片这整个过程中会涉及到哪些流程,都分别使用什么工具,以及其中每个流程都分别做了