作者：Steve Leibson, 赛灵思战略营销与业务规划总监使用FPGA进行应用加速时可实现25倍的性能功耗比提升赛灵思SDAccel为数据中心应用程序开发人员提供了他们期望的完美的基于FPGA应用加速的开发环境，可以带来软件

作者：Steve Leibson, 赛灵思战略营销与业务规划总监VadaTech 公司基于Zynq的AMC518是对应VITA57的FMC带有FPGA的AMC（高级夹层卡）。这个AMC连接器符合AMC.1、AMC.2或者AMC.4规范可通过FPGA编程以支持多个通信协议

作者：Adam Taylor到现在为止，我们知道如何在基于Zynq SoC的系统中例化PicoBlaze 软核处理器。在这篇博客，我们将继续探索更多关于如何生成PicoBlaze 程序以及如何使用JTAG接口更新程序而不是重新编译整个设计

作者：Steve Leibson, 赛灵思战略营销与业务规划总监 Intilop 刚刚发布了一种可用的TCP硬件加速器（一种TCP减负引擎，简称TOE）——可以管理16K并行的TCP通信——将移植在Alpha Data ADM-PCIE-7

Xpedite重点介绍了赛灵思联盟合作伙伴生态系统的最新技术更新。赛灵思联盟计划是指与赛灵思合作推动All Programmable技术发展的认证公司组成的全球性生态系统。赛灵思创建了这个生态系统，旨在利用开放平台和标准以

VIVADO设计套件2014.3版本亮点Vivado设计套件的最新版本扩展了对Virtex® UltraScale™器件的支持，并将7系列器件的编译时间缩短20%。整体生产力增强特性包括：Vivado高层次综合(HLS)的结果质量改进；Vivad

作者：Steve Leibson, 赛灵思战略营销与业务规划总监安富利刚刚推出基于新的PicoZed系统模块的一款智能视觉开发套件，上面携带了赛灵思的Zynq Z7015 SoC。赛灵思 VIVADO设计工具所需的带芯片锁

作者：Adam Taylor 到目前为止，我们已经在之前的文章中聊过Zynq SOC内部的 PS和PL，以及在Zynq SoC PS部分的ARM Cortex-A9处理器上运行的操作系统。但是有一个领域我们还没有去探索过，那就是在芯片的PL上

作者：Steve Leibson, 赛灵思战略营销与业务规划总监Adrian Cosoroaba和Terry Magee在本月MemCon上给出了关于DDR4 SDRAM接口的详细展示，该演示应用于赛灵思UltraScale All Programmable FPGA上。接

一、借助图形化设计环境, 更快进行部署 借助面向嵌入式系统设计的NI LabVIEW软件，用户无需编写连续多行文本，而是通过拖放式图标开发控制或测量应用。使用NI LabVIEW，嵌入式C或硬件描述语言(

目前Mathworks为MATLAB和Simulink设计的嵌入式编码器可以为Zynq SoC的ARM Cortex-A9 MPCore处理器生成最优代码 MathWorks刚刚发布它的MATLAB和Simulink嵌入式、基于模型的设计工具目前可以自动为包括赛灵思Zynq

作者：Steve Leibson, 赛灵思战略营销与业务规划总监PRO DESIGN的新型 proFPGA Zynq 7000 module提供了开发基于ARM的SoC和相关IP原型的捷径。这块价值$8600的板子载有赛灵思 Zynq XC7Z045或XC7Z100 All